我爱嵌入式系统

当前位置:首页 > 软件天地 > 业内资讯 > 详细内容
嵌入式系统设计即将进入软核时代
发布时间:2009/11/17  阅读次数:1755  字体大小: 【】 【】【

   嵌入式系统(Embedded Systems)是以应用为中心,以计算机技术为基础,软件硬件可剪裁(可编程,可重构)的专用计算机系统。它是一个技术密集、资金密集、高度分散、不断创新的知识集成系统。嵌入式系统自其诞生以来已经经历了几十年的风风雨雨。在展望未来之前,我们先来大致回顾一下嵌入式系统的历史。1987年到1997 年的十年是ASIC风行的十年,而后的十年,也就是1997年到2007年是现场可编程器件的大好时光,制造标准化但应用定制化是这个阶段的明显特征,而 2007年后,用户可重构和可自动配置的SoC和SIP将成为下一个嵌入式系统核心技术发展阶段的主流。
      
       下图通过我国科学家许居衍院士发表的“许氏循环”以及日本科学家牧本次夫的“牧本浪潮”(Makimoto's Wave)总结和预测了嵌入式系统核心技术的发展规律。通过这张图我们不难看出应用微电子技术成果之上的嵌入式系统的演进过程。历史上的嵌入式系统硬件规模庞大,特别是多CPU 容错系统的硬件设计和软件调试都是很复杂的技术工作,随着无止境的应用需求的发展,嵌入式系统的小型化,对功能、可靠性、成本以及功耗的更严格要求以及对嵌入式系统智能化趋势的追求,“现场”可编程与可重构性变得非常重要。


图1 “许氏循环”和“牧本浪潮”与嵌入式系统核心技术发展规律

       1977到1987年的十年是嵌入式系统微处理器时代,嵌入式系统通过对微处理器和微控制器软件编程来实现板极的功能,随着时代的发展与科学的进步,软编程已经渐渐不能适应嵌入式系统对于板极功能实现的要求,于是,就出现了硬编程这一概念。所谓硬编程就是指将事先描述好的HDL语言程序写入到芯片内部,实现板极的功能,也就是我们通常所说的可编程逻辑器件FPGA。
        
       通过“许氏循环”,我们不难发现一个时间规律,那就是每隔10年就会有一种新的嵌入式工程技术得到快速发展和普及应用(一种半导体技术的发明与普及应用有约10年的滞后)。2003年以前,业界更多强调的是在嵌入式系统中基于FPGA的硬可编程性,2004年,在嵌入式系统原有硬件的基础上,在FPGA中加入了软核处理器,使得FPGA具有软可编程性。
        
       当今,嵌入式系统对软硬双可编程提出了需求,软核进入FPGA成为了时代的需要,因此嵌入式系统技术也随之进入了软核(Soft Core)时代。就目前而言,FPGA的利用率已经超过了90%,应用FPGA的产品也广泛出现在我们的日常生活之中,如PDPLCD电视,投影仪,DVD等等。
        
       此外,手持设备、工业和医疗设备以及汽车电子领域也都是FPGA可以大展拳脚的应用领域。而如何实现FPGA的高利用率也就成为了目前嵌入式系统的一个焦点问题。就目前而言,可以从三个方面实现FPGA的高利用率。(1)工艺上的创新,通过采用7到10层的金属层大大提高了FPGA的利用率和布线成功率。(2)结构的创新,通过灵活的内部可配置功能模块和在FPGA中不断完善IO、DSP和存储器等功能提高性能。(3)EDA设计平台的创新,使得 FPGA设计学习的门槛大为降低,更具有可用性。
      
       我们究竟需要一种什么样的FPGA支持工具才能适应当前嵌入式系统设计的需要呢?
      
       (1)快速的FPGA片上系统开发
      
       (2)集成的软硬件开发
        
       (3)独立各FPGA厂商并且支持多种体系结构
        
       (4)融合了元件级和系统级设计
        
       (5)易学且低价,功能齐全,元件库完备的设计系统,包括了IP内核和CPU仿真测试和debug开发平台。
        
       而这也正是我们所谓的基于FPGA的嵌入式系统EDA平台。基于这种需求,Altium公司(投资上亿美元历时三年时间并为此收购了业界著名的嵌入式软件公司TASKING)于2004年开发并推出了称之为Nexar 2004的EDA平台。该软件包含多种设计导入方式,集成了VHDL仿真和合成,包含了各种处理器内核的大型免使用费IP库,集成了嵌入式软件设计工具。该软件的推出对IC设计普遍化有着特别的意义。它提供了软硬件协同设计的EDA平台,集设计,验证,测试综合于一体,支持双屏CRT,是基于 PCBFPGASoC的EDA工作站,为嵌入式系统多CPU核设计提供了实现手段,消除了PCB设计中信号完整性、EMC、来自不同厂商的SMD器件的封装、测试、订货、缺货等困扰,提升了效率,此外,它基于FPGA实现用户可重构的SoC(上市速度快,生命周期长)。
      
       因此,Nexar 2004的推出很好的解决了目前我们对于FPGA支持工具的需求。它在很大程度上推动了FPGA乃至整个嵌入式系统设计技术的发展。在FPGA中嵌入式系统设计工程师可以方便地使用基于SoC设计中IP重用的思想和方法,进行产品设计。通过使用高水平的嵌入式系统EDA平台,原来很多基于PCB设计的硬件工程师告诉我,从某种意义上来讲,FPGA就像PCB一样,可自由布线并实现一个嵌入式系统,过去常用的单片机和标准数字逻辑电路(ASSP)可用存储在 PC硬盘中的IP库来替代(节省了SMD封装的物理芯片),显然,没有EDA工具很难实现这样的嵌入式系统。

       因此我们可以预见:传统的MCU和ASSP供应商市场份额将会下降,FPGA会更大规模的应用,数字处理方法将占据嵌入式系统的主导地位。而不断改进的 FPGA支持工具,使FPGA开发速度得到了提升,特别是出现了基于FPGA的嵌入式系统EDA平台,从普及意义上来讲,它的出现使基于FPGA设计嵌入式系统成为可能。就目前的趋势而言,嵌入式系统EDA平台非常重要(如Nexar),目前的设计要求各种独立的软件工具可以在一个无缝隙的平台上协同工作。而由于目前嵌入式系统软件的开发速度跟不上硬件设计的速度(公司硬软件人员比为1:7),硬件电路设计跟不上半导体工艺的发展速度,因此可以这样说,半导体工业通过提供优质的FPGA把更多的应用设计空间和系统开发时间留给了我们嵌入式系统设计者。嵌入式系统EDA平台将变的必不可少!由此也可以看出,我们即将面临的是一个嵌入式系统设计软核时代。

       展望未来,SoC已经成为嵌入式设计者的理想,而可自动配置的SoCSIP(SIP:Silicon In Package)也将成为下一个10年(2007年到2017年)嵌入式系统的主流。软硬双编程将逐步取代不能适应技术发展的硬编程,成为嵌入式系统设计的主要方式。而SoC时代的到来也就意味着成千上万的嵌入式系统工程师可以实现他们梦想,将自己设计的板子变成芯片。而这也正是SoC的含义:System on Chip。可以说,未来5年内大量产生的经过实际验证的IP是为嵌入式系统进入软硬双编程的SoC时代打下坚实的基础的必由之路。

       SoC设计技术始于20世纪90年代中期,随着半导体工艺技术的发展,IC设计者能够将愈来愈复杂的功能集成到单硅片上,SoC正是在集成电路(IC)向集成系统(IS)转变的大方向下产生的。SoC的定义多种多样,由于其内涵丰富、应用范围广,很难给出准确定义。从狭义角度讲,它是信息系统核心的芯片集成,是将系统关键部件集成在一块芯片上;从广义角度讲,SoC是一个微小型系统,如果说中央处理器(CPU)是大脑,那么SoC就是包括大脑、心脏、眼睛和手的系统。
        
       国内外学术界一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上。它拥有独立的处理器以及固定基础的软件,通常是客户定制的,或是面向特定用途的标准产品。SoC技术的一大发展趋势是基于平台的开发,分享IP核开发与系统集成成果,不断重整价值链,在关注面积、延迟、功耗的基础上,向成品率、可靠性、EMI噪声、成本、易用性等转移,使系统级集成能力快速发展。SoC设计准入的最大门槛是专门技术、 IP库、SoC总线架构和嵌入式软件(包括BIOS、OS)支持,需要广泛的多功能IP核和将客户逻辑与之集成在一起的设计艺术,以满足客户产品开发的需求。
        
       同时许多第三方IP核供应商由此可以得到快速发展,它们的成功要么是具有独一无二的且极具价值的IP核,要么是具有良好声誉的IP库。SoC设计者通过重用经过证明了的IP,不仅利用了最新工艺技术优势,而且减少了开发周期和风险。SoC技术将引领新一代嵌入式处理器的技术发展,以嵌入式系统应用为核心,集软、硬件于一体,并在系统集成中追求产品系统最大包容性,能成功实现多学科的协作与融合。
        
       SoC设计技术为计算机专业人才介入IC设计领域提供了一个机会。不仅在SoC芯片设计上需要较强的计算机体系结构背景知识,而且SoC突出了软件开发的比重,需要计算机专业人士的介入,需要提供良好的开发平台和嵌入式操作系统。由此可见,无论是现在的FPGA还是未来的客户订制型SoC, IP库都对嵌入式设计有着极其重要的作用。在90年代,SoC基本上由1个片上CPU+逻辑+IO端口组成,而进入2000年后的第二代SoC的重要特征则是包含了多个可配置处理器的IO端口。
        
       下一代SoC就是一个处理器数量可缩放的集合体,这种趋势主要体现在两个方面:一个是每片芯片的处理器数量会以每年30%的速度递增,在下一个十年内,每片芯片的处理器数量会超过1000个,而在另一方面,芯片每面的可编程运算能力也会以每年65%的速度递增。利用嵌入式系统EDA平台在FPGA上学习和实践多CPU核设计技术和积累经验对培训千万名未来的ES工程师是一种很现实的选择。

       有材料表明:世界芯片复杂度的年增长58%,而IC设计能力的年增长仅为20%,由此看出,世界集成电路设计能力的增长远远跟不上芯片复杂度增长的速度,这为集成电路设计产业提供了难得的发展机会。面对集成电路向SoC的转型,我国实现集成电路设计业跨越的一个历史机遇正在来临。因此许多专家建议,我国应优先发展芯片设计业,特别重视SoC提供的发展机会。

       嵌入式系统自其问世以来就一直受到广泛的关注,嵌入式系统的水平也在很大程度上决定着全社会的科技水平。从过去一路走来,嵌入式系统经历了由模拟向数字的演进过程,在未来的20年内可能又将逐步演进为数模并存的情形。由最初软件编程主宰的MPU(嵌入式微处理器、DSP、单片机)到以往的硬编程主宰的 ASIC时代直到今天的FPGA时代,可以说嵌入式系统设计在走过了一段相当长岁月的同时,其核心技术沿着“许氏循环“的浪潮不断前行,设计平台也通过科技的进步不断完善自身。
        
       随着即将到来的客户订制型SoCSIP以及U-SoC,我们即将进入的是一个软硬双可编程的嵌入式系统时代。就目前而言,我们正处于一个硬编程向软硬双可编程嵌入式系统设计的过渡时期,因此可以这么说,我们现在即将进入的是一个嵌入式系统设计的软核时代。

       总结
      
       轻、薄、短、小、低功耗、高可靠性是嵌入式系统永远追求的方向,显然用半导体工程技术和EDA 平台在一个芯片上实现一个嵌入式系统是千万人为之努力的目标。SoC是基于IP重用和软硬件协同设计的产物。对于今天的ES(Embedded System)工程师来说在嵌入式系统EDA平台上基于FPGA设计SoC可能是必然的选择。

我要评论
  • 匿名发表
  • [添加到收藏夹]
  • 发表评论:(匿名发表无需登录,已登录用户可直接发表。) 登录状态:未登录
最新评论
所有评论[0]
    暂无已审核评论!

51RTOS.com 版权所有  

Copyright 20006-2009 我爱嵌入式 ( 51RTOS.com ) All rights reserved 沪ICP备09080633号